Tesis doctoral UMU diseña mecanismos para reducir fallos en procesadores

EFE- Una tesis doctoral presentada en la facultad de Informática de la Universidad de Murcia ha ideado unos mecanismos que son capaces de detectar fallos en procesadores y memorias.

Con estos diseños, su autor, Daniel Sánchez Pedreño, que ha obtenido la calificación de sobresaliente cum laude, reduce tanto el coste hardware como la penalización en el rendimiento de propuestas anteriores, al mismo tiempo que presenta una nueva metodología para el estudio de fallos permanentes en memorias.

Los mecanismos de bajo coste para la mitigación de fallos en microarquitecturas que recoge la tesis se centran en el soporte para aplicaciones paralelas en entornos escalables de memoria compartida, terreno que permanecía inexplorado hasta la fecha.

La investigación de Sánchez Pedreño tendrá una importante aplicación en los sistemas de control denominados “críticos”, que se encargan del manejo de aviones, satélites o centrales energéticas y que tienen que ser duplicados o triplicados para asegurar su buen funcionamiento.

Este trabajo de investigación fue dirigido por los profesores de la Universidad de Murcia Juan Luis Aragón y José Manuel García Carrasco.